IT之家1月14日消息，消息源@highyieldYT昨日（1月13日）发布博文，分析了在CES2026展会期间，AMD发布的下一代数据中心处理器EPYC（霄龙）Venice（Zen6架构）。

AMD在CES2026展会期间，揭晓了代号为“Venice”的下一代EPYC处理器，该系列基于全新的Zen6架构，是全球首款采用台积电2nm工艺的数据中心CPU。

AMD承诺，新一代产品将带来超过70%的性能与能效提升，线程密度增加30%以上，旨在通过极致的堆料重新定义服务器性能天花板。

@highyieldYT深入分析Venice的核心构造发现，指出AMD重点升级Zen6C计算模块（CCD）。每个Zen6CCCD包含32个物理核心，相比Zen5C的16核配置直接翻倍。

为此，单颗CCD的面积也从前代的85mm²激增至约155mm²，增幅达82.3%。尽管采用了更先进的台积电N2P工艺，但为了容纳更多核心及单模块128MB的L3缓存，芯片物理尺寸仍显著增长。全规格的Venice处理器将配备8个此类CCD，总计提供256个核心和1024MB的L3缓存。

IT之家附上相关截图如下：

除了计算核心的升级，Venice在IODie（输入输出）架构上也采用了激进策略。不同于前代Turin仅使用单颗426mm²的IODie，Venice奢侈地搭载了两颗基于台积电N6工艺的巨大IODie。

每颗IODie面积约375mm²，总IO面积高达750mm²。这一设计不仅集成了内存与PCIe控制器，还囊括了AI加速单元等IP模块，预示着AMD将大幅提升下一代平台的内存带宽与扩展能力，以满足AI数据中心对吞吐量的渴求。

在产品阵容方面，Venice将提供多种配置以适应不同场景。除了256核心的Zen6C版本外，AMD还将推出基于标准Zen6架构的192核心版本（16个CCD，每CCD12核，768MBL3缓存）。